/ Products / PureSpec USB 2.0 + OTG
 

USB 2.0 Verification IP – PureSpec

PureSpec™-USB は、USBデザインのコンプライアンスと互換性を検証するための包括的な検証IPソリューションです。PureSpec検証IPでは、ホスト、デバイス、ハブなど、トポロジ内のすべてのコンポーネントに対応した構成可能なバス機能モデル、プロトコルモニタ、アサーションライブラリを含んでいます。PureSpec-USB は、高品質、高性能、および検証生産性を向上できるように設計されています。

Evaluate PureSpec-USB icon

Key Features:
  • Complete protocol validation solution
  • Most extensive coverage of the USB specifications
  • Built on PureSpec proven architecture
  • Data generation and compliance suite
  • Supports verification tools, languages, & methodologies

Specification Coverage

Coverage of the USB 2.0 + OTG Specification

PureSpec-USB は USB 2.0 および USB OTG 仕様において、最も広く使われている検証IPです。次の特長を含みます。

  • USB 2.0 および USB OTG 仕様のフル･タイミングのバス機能モデリング
  • USB 1.1 仕様と完全互換
  • ホスト、デバイス、およびハブのモデリング
  • 高速、全速、または低速での動作
  • USB OTG 用の SRP および HNP コンプライアンス･チェックのサポート
  • DP/DM、UTMI、UTMI+、ULPI および HSIC 仕様のサポート

Fabric Topography

PureSpec-USB は、ホスト、デバイス、ハブなど、トポロジ内のすべてのUSBコンポーネントを完全にモデリングしています。共通のUSBコンポーネント･コンフィギュレーションのライブラリは、デナリからオンラインで入手できます。

LayerModel Highlights
Protocol Layer Completely models protocol, manages transaction requests and responses. Checks for all the transaction and packet rules.
Interface Layer Completely models the physical link from the protocol layer to the simulation environment. Supports DP/ DM, UTMI, UTMI+, ULPI and HSIC interfaces. Supports reset, suspend/resume, remote wakeup.
Registers Stores configuration information and model state. Supports register queries and updates through a testbench interface.

 

Architecture

PureSpec は、複雑なインターフェイス･プロトコルへのコンプライアンスと互換性を検証するための包括的な検証IPソリューションです。

  • 数千のランタイム・チェックを行う完全なアサーションライブラリ
  • コンフィギュレーション可能なバス機能モデルとプロトコル・モニタ
  • 制約付きランダムトラフィック生成
  • 定義済みのシーケンス・ライブラリ
  • 検証カバレッジを向上させるビルトイン・ライブラリ
  • 相互運用性テストのモニタ
  • 強力なエラー挿入機能
  • 累積的な機能カバレッジ･レポート
PureSpec Diagram

Data Generation

PureSpec-USBには、定義済みの疑似ランダム･バス･トラフィックをすべてのレイヤで駆動するための高性能データ生成エンジンが用意されています。挿入されたエラーおよびエラー状態にはフラグが付けられ、USB仕様に従って修復されます。高度に統合されたPureSpec-USBのモデル動作およびデータ生成エンジンでは、コンテキストに応じた高度なデータ生成手法がテスト･プランの実行に適用されます。これにより、テスト･プランの定義から実装への直接変換が可能になるため、検証タスクが大幅に高速化され、検証全体の生産性が向上します。累積的なカバレッジ･データベース機能では、テスト･プラン全体でのDUTの十分な実行が保証されます。

Language/Methodologies/Tools

Languages:
  • Verilog
  • SystemVerilog
  • VHDL
  • C
  • C++
  • SystemC
  • 'e'
  • OpenVERA
Directly integrated into all advanced verification methodologies
  • OVM
  • VMM
  • eRM
Verification tool:
  • Verilog HDL - VCS, Incisive Enterprise Simulator, ModelSim
  • VHDL - ModelSim, Incisive Enterprise Simulator
  • Specman Elite
  • SystemC - OSCI, Incisive Enterprise Simulator
  • Synopsys® VERA
  • CoWare® N2C, ConvergenSC